PTO 2001-2366

CY=JP DATE=19921026 KIND=A PN=04302444

SEMICONDUCTOR ELEMENT MOUNTING METHOD [Handohtaisoshhi jitsohhoho]

Yasutaka Koga

UNITED STATES PATENT AND TRADEMARK OFFICE Washington, D.C. May 2001

Translated by: Diplomatic Language Services, Inc.

PUBLICATION COUNTRY	(19): JP
DOCUMENT NUMBER	(11): 04302444
DOCUMENT KIND	(12): A (13):
PUBLICATION DATE	(43): 19921026
PUBLICATION DATE	(45):
APPLICATION NUMBER	(21): 03067045
APPLICATION DATE	(22): 19910329
ADDITION TO	(61):
INTERNATIONAL CLASSIFICATION	(51): H01L 21/60
DOMESTIC CLASSIFICATION	(52):
PRIORITY COUNTRY	(33):
PRIORITY NUMBER	(31):
PRIORITY DATE	(32):
INVENTOR	(72): KOGA, YASUTAKA
APPLICANT	(71): TOSHIBA CO.
TITLE	(54): SEMICONDUCTOR ELEMENT MOUNTING METHOD

FOREIGN TITLE

[54A]: HANDOHTAISOSHHI JITSOHHOHO

Title of the Invention

Semiconductor element mounting method

Claims

(Claim 1) In a semiconductor element mounting method with which semiconductor elements having bumps are bonded to the substrate on which a wiring pattern is formed via a thermosetting anisotropic conductive film, the semiconductor element mounting method is characterized by the fact that the mounting method has a tacking process wherein plural semiconductor elements are tacked onto the prescribed position of the substrate via the anisotropic conductive film, and a bonding process wherein bumps of the aforementioned semiconductor elements and the wiring pattern of the substrate are electrically connected by collectively pressing (against the aforementioned substrate) and heating the aforementioned plural semiconductor elements.

Detailed Explanation of the Invention (Industrial Field of Application)

This invention relates to a semiconductor element mounting method with which semiconductor elements are bonded by a flip chip method.

(Prior Art)

In recent years, the number of devices using plural semiconductor elements (ICs, LSIs, and the like) such as in liquid crystal modules, thermosensitive printing heads, and memory cards has been increasing. Furthermore, in these devices, it is necessary that plural semiconductor elements be thinly mounted on a substrate at high density.

As a semiconductor element mounting method which satisfies such a condition, there is a flip chip method wherein an electrode of the semiconductor element and a wiring pattern on the substrate are directly connected using an anisotropic conductive film.

This flip chip method is explained by referring to Figure 2. In plural electrode pads (2...) which are set on the element forming face (1a) of the semiconductor element (1), a bump (3) (a metal projection or projected electrode) is formed. Furthermore, this semiconductor element (1) is held on the pressing face (4a) of the bonding head (4) in a manner such that the element forming face (1a) faces downward so that this semiconductor element (1) faces the element loading face (5a) of the substrate (5). On this element loading face (5a), a wiring pattern (6) which is to be bonded with the aforementioned bump (3) is formed.

An anisotropic conductive film (7) is pasted on this wiring pattern (6) in advance. This anisotropic conductive film is a film form thermosetting adhesive in which fine conductive particles (8...) are uniformly dispersed.

After the bump (3) of the aforementioned semiconductor element (1) is aligned with the wiring pattern (6) on the aforementioned substrate (5), this semiconductor element (1) is heated by the aforementioned bonding head (4) and is pressed against the wiring pattern (6) of the aforementioned substrate (5) via the aforementioned anisotropic conductive film (7).

Since there are step differences in the part where the bump (3) of the aforementioned semiconductor element (1) is formed, plural conductive particles (8...) are mutually closely and electrically connected in the part which is squeezed by the wiring pattern (6) and the bump (3) among the aforementioned anisotropic film (7). At the other part, plural conductive particles (8...) are not mutually contacted; thus, it is in an electrically insulated state. In this manner, only the bump (3) of the semiconductor element (1) and the wiring pattern (6) are electrically connected.

(Problems that the Invention is to Solve)

In the conventional flip chip mounting method, even when plural semiconductor elements (1...) are to be mounted on one piece of substrate (5), the aforementioned anisotropic film (7) has to be individually hardened for each individual semiconductor element (1).

However, in general, it requires at least 30 seconds for pressing and heating in order to harden the anisotropic conductive film (7). Thus, when several dozens of semiconductor elements (1...) are to be mounted on one substrate (5), the throughput cannot be increased.

This invention intends to mitigate such problems, and to propose a semiconductor element mounting method with which the throughput can be increased when many semiconductor elements are to be mounted on a substrate in high density.

(Means of Solving the Problems)

In a semiconductor element mounting method with which semiconductor elements having bumps are bonded to the substrate on which a wiring pattern is formed via a thermosetting anisotropic conductive film, the semiconductor element mounting method is characterized by the fact that the mounting method has a tacking process wherein plural semiconductor elements are tacked onto the prescribed position of the substrate via

the anisotropic conductive film, and a bonding process wherein bumps of the aforementioned semiconductor elements and the wiring pattern of the substrate are electrically connected by collectively pressing (against the aforementioned substrate) and heating the aforementioned plural semiconductor elements.

(Operation)

According to this constitution, after plural semiconductor elements are tacked onto the substrate via an anisotropic conductive film, the anisotropic conductive film is hardened by collectively heating and pressing these plural semiconductor elements. In this way, plural semiconductor elements can be collectively mounted on the substrate. (Working Examples)

In what follows, a working example of this invention is explained by referring to Figure 1. The same symbols are used for the constituting parts which are similar to the corresponding parts in the conventional example, and explanation is omitted.

The bonding device to which this invented mounting method is adopted has a tacking stage (10) wherein tacking processing is performed and a bonding stage (11) wherein bonding processing is performed.

In Figure 1, (12) is a substrate conveying device. This substrate conveying device (12) has a table (13) whose upper surface is the mounting face. A substrate (5) is held on the mounting face of this table (13) in such a manner that the element loading face (5a) is facing upward. The substrate conveying device (12) moves the substrate (5) in the XY directions for positioning in the tacking stage (10) and the bonding stage (11), and conveys this substrate (5) from the tacking

stage (10) to the bonding stage (11).

Many wiring patterns (6), which are to be connected to the bump (3) of the aforementioned semiconductor element (1) (see Figure 2), are formed on the element loading face (5a) of the substrate (5) which is to be mounted on the table (13). The anisotropic conductive film (7) is pasted on these wiring patterns (6) in advance.

The element supply device (14) is installed above the aforementioned tacking stage (10). This element supply device (14) has a supply table (16) which positioning-drives the tray (15) in which plural semiconductor elements (1...) are stored, and a pickup nozzle (17) which takes the aforementioned semiconductor elements (1) out of the tray (15) and supplies them to the predetermined position A.

The pickup nozzle is set in a freely rotatable manner in the horizontal direction with the base end part (17a) at the center. By rotationally driving the pickup nozzle after the semiconductor element (1) is vacuum-sucked onto the tip part (17b), this semiconductor element (1) is conveyed to the predetermined position A to which the suction nozzle (23) which is to be explained later is to be positioned.

Plural semiconductor elements (1) stored in the tray (15) are loaded in such a manner that the element forming face in which the bump (3) is formed is facing upward, and in this condition, it is suction-held by the aforementioned pickup nozzle and is supplied to position A.

A flipping device (19) which flips the semiconductor element (1) to allow the element forming face to face downward is installed below the aforementioned position A. This flipping device (19) has an arm form rotator (20). This rotator (20) is axially supported at the mid-part in

the transverse direction by a horizontal axis (21), and is rotationally driven step-wise (for 180 degrees in each step) so that it is vertical in the transverse direction. (In Figure 1, this is shown by arrow sign (a).)

Furthermore, a pair of suction nozzles (23, 23), which are freely protrudable in the transverse direction of the rotator (20), are installed at both ends (in the transverse direction) of the aforementioned rotator (20). In other words, these suction nozzles (23, 23) are installed in a point-symmetric manner with respect to the aforementioned horizontal axis (21). When one suction nozzle (23) is positioned at the upper part to face the aforementioned position A, the other suction nozzle (23) is positioned at the lower part to face the substrate (5).

As the semiconductor element (1) (in the state in which its element forming face is facing upward) is passed on to one suction nozzle (23) at position A from the aforementioned pickup nozzle (17), the aforementioned flipping device (19) is rotated step-wise for 180 degrees as indicated by arrow sign (a), and the semiconductor element (1) is flipped so that its element forming face is facing downward. In this way, the element forming face of the semiconductor element (1) is made to face the substrate (5).

After the semiconductor element (1) is positioned in the state in which its element forming face faces downward, the aforementioned substrate (5) is moved in the XY directions so that the bump (3) of the semiconductor element (1) faces the wiring pattern (6) to which the bump (3) is to be bonded.

Also, that one suction nozzle (23) is driven downward in a protruding manner so as to allow the bump (3) of the semiconductor element (1) to contact the anisotropic conductive film (7) pasted on the wiring pattern (6). As the suction force is released in this state, since the upper surface of the anisotropic conductive film (7) has an adhesive force, the semiconductor element (1) is tacked onto the substrate (5).

On the other hand, in parallel to the operation described above, the pickup nozzle (17) supplies the next semiconductor element (1) to position A. This semiconductor element (1) is suction-held by the other suction nozzle (23), and by performing the same operation performed by the aforementioned one suction nozzle (23), this semiconductor element (1) is mounted at the other position on the substrate (5).

By alternately repeating the operation by one suction nozzle (23) and by the other suction nozzle (23), plural semiconductor elements (1...) are sequentially tacked onto the substrate (5) via the anisotropic conductive film (7). In this way, the tacking process is completed. The substrate (5) for which tacking processing is completed is then conveyed to the bonding stage (11) by the substrate conveying device (12), and is positioned to the predetermined position.

A bonding head (25), with which plural semiconductor elements (1...) tacked on the substrate (5) are collectively bonded, is installed above this bonding stage (11) in a manner freely movable in the vertical direction. The lower end surface of this bonding head (25) is a flat pressing surface (25a) with which pressure can be applied so as to bond the plural semiconductor elements (1...) at once.

Furthermore, a heater (27) which heats this bonding head is buried in the lower end part of this bonding head (25). This heater (27) is connected to the control part (28), and is operated according to the output signal from this control part (28).

Furthermore, a temperature sensor (29), with which the temperature of the bonding head (25) is measured, is installed at the lower end part of the bonding head (25). This temperature sensor (29) is connected to the temperature detecting part (30) to detect the temperature in the bonding head (25). The temperature detection signal is input into the aforementioned control part (28).

In other words, as a detection signal is input from the temperature detecting part (30), the control part (28) operates the heater (27) according to this detection signal. In this way, the heater (27) is operated so as to maintain the temperature at the lower end part of the bonding head (25) to a level most suitable for the hardening of the aforementioned anisotropic conductive film (7) (e.g., 190°C).

As the lower end part of the bonding head (25) is maintained at 190°C, the bonding head (25) is driven downward and presses the plural semiconductor elements (1...) in the direction of the aforementioned substrate (5) with a certain pressure. This state is held for a period of time (e.g., 30 seconds) needed for the hardening of the anisotropic conductive film (7). In this way, the aforementioned bump (3) and the wiring pattern (6) are electrically connected via the anisotropic conductive film (7).

Thirty seconds later, heating by the aforementioned heater (27) is stopped, and the substrate (5) and the semiconductor elements (1...) are

cooled naturally. During this period, the bonding head (25) continues to press the semiconductor elements (1...) against the substrate (5). When the temperature of the bonding head (25) is lowered to approximately 100°C or lower, the bonding head (25) is lifted. In this way, bonding processing wherein plural semiconductor elements (1...) are bonded onto a substrate is completed.

According to this constitution, anisotropic conductive film (7) is collectively hardened after plural semiconductor elements (1...) are tacked onto a substrate (5) (rather than respectively hardening the anisotropic conductive film (7) for each individual semiconductor element (1)). Thus, the bonding time can be shortened. For instance, the time needed to mount four ICs (semiconductor elements (1)) on a substrate is compared with that needed using the conventional method.

As an example, the following conditions are set for calculation. Namely, IC conveying time is a seconds, substrate loading time is b seconds, unloading time is c seconds, IC alignment time is d seconds, and bonding head vertical operating time is e seconds. In addition, the time needed for the hardening of the anisotropic conductive film is 30 seconds. Then, according to the conventional method, the bonding time T is:

$$T = (a \times 4) + b + c + (d \times 4) + (e \times 4) + (30 \times 4)$$
According to the invented method, the bonding time T is:

 $T = (a \times 4) + (b \times 2) + (c \times 2) + (d \times 4) + (e \times 6) + 30$ The difference is:

$$90 - (b + c) - 2 \times e (seconds)$$

If both b and c are 5 seconds, and e is 1 second, then:

$$90 - (5 + 5) - 2 \times 1 = 78$$
 seconds

Thus, compared to the conventional method, the bonding time is 78 seconds faster with the invented method.

In terms of one semiconductor element, this means that it is 78/4 = 19.5 seconds faster per one semiconductor element. Accordingly, it can be said that throughput is higher according to the invented semiconductor element mounting method as compared to the conventional method.

Furthermore, according to the constitution described above, after the anisotropic conductive film (7) is hardened by heating, a pressing condition is maintained until the temperature of the semiconductor element (1) and the substrate (5) is lowered to a prescribed temperature level (100°C or lower) (instead of immediately lifting the bonding head (25)). Thus, even when residual stress is generated in the anisotropic conductive film (7) caused by the difference in contraction quantity of the substrate (5) and the semiconductor element (1) due to cooling, the semiconductor element (1) can be prevented from floating from the substrate (5). Accordingly, the occurrence of a defective conduction caused by the separation of the bump (3) and the wiring pattern (6) can be effectively prevented. Furthermore, this invented method can be modified in many different ways within the range claimed in this invention. For example, the tacking stage (10) and the bonding stage (11) can be assembled into one unit, or can be installed separately.

Furthermore, in the working example described above, after the anisotropic conductive film (7) is hardened, a pressing state is

maintained for a certain period of time. Alternatively, after the anisotropic conductive film (7) is hardened, the bonding head (25) can be lifted immediately to release the pressing state.

Furthermore, in the working example described above, the hardening temperature of the anisotropic conductive film (7) is set to be 190°C. However, it can be changed depending on the characteristics of the anisotropic conductive film (7). Furthermore, in the working example, the hardening time is set to be 30 seconds. However, this hardening time can also be changed depending on the characteristics of the anisotropic conductive film (7). For instance, it can be set to be 60 seconds.

In addition, in the working example described above, the temperature at which the pressing state is to be released is set to be 100°C or lower. This temperature can be changed depending on the environmental temperature and the residual heat temperature of the substrate (5).

Furthermore, in the working example described above, the aforementioned flipping device (19) is used for tacking the semiconductor element (1) onto the substrate (5). It is, however, not limited to this kind of flipping device (19). Any kind of device with which a semiconductor element (1) can be tacked onto the substrate (5) in the state in which the element loading face is facing downward can be used.

In addition, in the working example described above, a flipping device (19) with which plural semiconductor elements are flipped one by one is used. Alternatively, a flipping device with which plural semiconductor elements can be flipped all at once to have them

collectively tacked onto the substrate can be used. (Effects of the invention)

As explained above, according to the invented semiconductor element mounting method, after plural semiconductor elements are tacked onto the prescribed position of the substrate via the anisotropic conductive film, these plural semiconductor elements are collectively heated and pressed against the substrate. In this way, the bump of the semiconductor element and the wiring pattern on the substrate can be electrically connected.

According to such a constitution, with regard to plural semiconductor elements, the work for the hardening of the anisotropic conductive film can be done in one operation. Thus, the working process can be simplified, and throughput of the mounting process can be increased.

Brief Explanation of the Figures

Figure 1 is a brief constitutional diagram showing a working example of this invention.

Figure 2 is a side cross-sectional diagram showing the mounting structure according to a general flip chip method using anisotropic conductive film.

(Symbols)

semiconductor element,
 substrate,
 wiring pattern,
 anisotropic conductive film,
 tacking stage,
 bonding stage,
 flipping device,
 bonding head,
 heater




Figure 1

- ₁: a
- 1: semiconductor element
- 5: substrate
- 7: anisotropic conductive film
- 10: tacking stage 11: bonding stage
- 25: bonding head
- 27: heater
- 28: control part 30: temperature detecting part




Figure 2

ΡI

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平4-302444

(43)公開日 平成4年(1992)10月26日

(51) Int,Cl.* H 0 1 L 21/60 識別記号 庁内養理番号 311 5 6918-4M _____

技術表示箇所

(21)出顯番号 特顯平3-67045

(22)出願日 平成3年(1991)3月29日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72条地

(72)発明者 古賀 康隆

神祭川県横浜市職子区新杉田町8番地 株

審査護求 未請求 請求項の数1(会 5 百)

PTO 2001-2366


S.T.I.C. Translations Branch

(54) 【発明の名称】 半導体業子の変差方法

(57)【蓼約】

【構成】 複数回の半導体条子1…をバンブが形成され た面を下方に向けた状態で、銀万柱等極端すを介して上 記帯域5の所定の位置に反付けする反付けステージー と、上記程数値の半導体率子1…を一括的に加圧しかつ 加熱することで上記半導体条子1のバンブと基板5の配 袋バターンのとを着気的に接続させるフリップチップ方 式のボンディングを行うボンディングステージ11とを 有する。

【効果】 複数の半導体素子について異方性導動膜を後 にきせる作業が一回ですむので、作業工程が開路化され ると共に、実践のスループットを高めることができると いう効果がある。



特開平4-302444

3/

54242527 (2)

【特許請求の顧用】

【請求項 1】 バンプを有する半導体業子を配線パター ンが形成された某板に熱硬化性の異方性導面膜を介して ポンディングする半導体素子の実装方法において、複数 個の半導体素子を異方性導電膜を介して上記基板の所定 の位置に仮付けする仮付け工程と、上記複数個の半導体 素子を上記基板に一括的に加圧しかつ加熱することで上 記半導体業子のバンブと系板の配線パターンとを電気的 に接続させるボンディング工程とを有することを特徴と する半導体を子の実装方法。

[発明の詳細な説明]

[0001]

【証案上の利用分野】本発明は例えば、半導体素子をフ リップチップ方式でポンディングする半導体素子の実装 方法に関する。

[0002]

【従来の技術】近年、液晶モジュールや感熱印字ヘッ ド、および、メモリカードのように半導体素子(ICや LSI等)を複数個用いるデバイスが増加している。そ して、これらにおいては、いずれの場合も複数個の半導 20 体素干を高密度でかつ薄型に基板に実装する必要があ る.

- 【0003】このような条件を満足する半導体素子の実 装方式には、異方性導電膜を用いて半導体素子の電極と 基板の配線パターンとを直接的に接続するフリップテッ プ方式がある。
- 【0004】このフリップチップ方式を図2を参照して 説明する。半導体素子1の素子形成面1 a上に設けられ た複数の電極バッド2…には、バンブ3 (金属突起もし くは突起電極)がそれぞれ形成される。さらに、この半 30 導体素 〒1 は素子形成面 1 a を下方に向けた状態でポン ディングヘッド4の加圧面4aに保持され、基板5の素 子搭載面Saに向かい合わせられる。この架子搭載面S aには上記パンプ3と接合させられる配線パターン6が 形成されている。
- 【2005】上記配線パターン6上には異方性導電膜7 があらかじめ貼付されている。この異方性導動膜は散翻 な導竜粒子8…を均一に分散させたフィルム状の無硬化 性の経着剤である。
- 【0006】上記半導体業子1のパンプ3と上記基板5 40 する。 の配視パターン6とが位置合わせされたのち、この半落 体奉子: が上記ポンディングヘッド4によって加熱さ れ、上記異方性導電膜7を介在させて上記基板5の記線 バターン6に加圧される。
- 【0007】上記半導体業子1のバンプ3の形成された 部位には段差があるので、上記異方性導電膜7のうち上 記配線パターン6とパンプ3とに押し積された部分は複 数の導電粒子8…が互いに密着して電気的に接続され る。それ以外の部分は複数の導意粒子8…が互いに接触

のことによって対向する上記半導体素子1のパンプ3と 配線パターン6だけが電気的に接続されるのである。

100081

【発明が解決しようとする課題】ところで、従来のフリ ップチップ方式の実装は、一枚の基板5に多数個の半済 体素子1…を実装する場合においても、一つ一つの半導 体希子1毎に上記異方性導電膜7を硬化させていた。

- 【0009】しかし、上記異方性導意膜7を硬化させる ためには、一般に30秒以上の加圧、加熱を行わなけれ ばならない。このため、一つの基板を上に数十個の半導 体素子1…を実装する場合には、スループットが高めら れないということがあった。
- 【0010】この発明はこのような事情に鑑みて成され たもので、多数個の半導体素子を基板に高密度に実装す る場合において、実装のスループットが高い半導体基子 の実装方法を提供することを目的とするものである。

[0 0 1 1]

【課題を解決するための手段】この発明は、バンプを有 する半導体素子を配線パターンが形成された基板に熱硬 化性の異方性導電線を介してポンディングする単導体素 予の実装方法において、複数個の半導体素子を異方性導 電膜を介して上記基板の所定の位置に仮付けする仮付け 工程と、上記複数個の半導体素子を上記基板に一括的に 加圧しかつ加熱することで上記半導体素子のバンプと基 板の配線パターンとを重気的に接続させるボンディング 工程とを有することを特徴とする。

[0012]

[作用] このような構成によれば、蒸板に複数圏の半導 体素子を異方性導管膜を介して仮付けした後に、これら 複数の半導体素子を一括的に加熱加圧することにより、 異方性導電膜を硬化させる。このことで複数の半導体素 子を基板上に一括的に実装することができる。

[0013]

【実施例】以下、この発明の一実施例を図1を参照して 説明する。なお、従来例と同一の構成要素には同じ符号 を付して説明を省略する。

- 【0014】この発明の実装方法が適用されるポンディ ング装置は、仮付け工程を行う仮付けステージ10とボ ンディング工程を行うポンディングステージ 11とを有
- 【0015】図中12は基板機美装置である。この基板 搬送装置12は、上面を載置面とするテーブル13を有 し、このテーブル13の截置面には基板5が素子搭載面 5 aを上方に向けた状態で保持される。そして、甚板搬 送箋置12は、仮付けステージ10およびポンティング ステージ11において、基板5をXY方向に位置決め駆 動すると共に、この基板5を仮付けステージ10からボ ンディングステージ11へと搬送する。
- 【0016】上記テーブル13に載置される基板5の素 するということがないので電気的に絶縁状態となる。こ 50 子搭載面5 aには上記半導体素子1のパンプ3 (図2に

(3)

特開平4-302444

示す)と接続される多数の配線パターン6が形成されて いる。そしてこれらの配線パターン6上にはあらかじめ 異方性道義順7か貼付されている。

【0017】上記仮付けステージ10の上方には索子供 給装置14が設けられている。この素子供給装置14 は、複数間の単導体素子1…を収納したトレイ15を位 置決め駆動する供給テーブル16と、上記半導体素子1 をトレイ15から取り出して所定の位置Aに供給するビ ックアップノズル17を有する.

【0018】上記ピックアップノズルは基端部17aを 10 中心として水平方向に回動自在に設けられていて、先端 33.17 bに半導体素子1を其空吸着した後に回動駆動さ れることで、この半導体素子1を後述する吸着ノズル2 3が位置決めされる位置Aに搬送する。

【0019】また、上記トレイ15に収納された複数個 の半導体素子1は、それぞれ、バンプ3が形成された素 子形成面を上方に向けた状態で載置されていて、この状 弧で上記ピックアップノズルに吸着保持されて位置Aに **供給される**。

【0020】上記位置Aの下方には、半導体素子1を反 20 板させ、素子形成面を下方に向けさせる反転装置19が 辿けられている。この反転差数19はアーム状の回転体 20を有する。この回転体20は長手方向中途部を水平 軸21によって枢支され、長手方向が強直になるように 180度ずつステップ式に回転駆動されるようになって いる。(図に矢印イで示す)

【0021】さらに、上記回転体20の長手方向両端に は、回転体20の長季方向外方に突出自在なる一対の吸 差ノズル23、23が設けられている。すなわち、これ らの敷着ノズル23、23は上記水平軸21に対して点 30 度センサ29が設けられている。この温度センサ29は 対称に設けられていて、上記一方の吸着ノズル23が上 方に位置し上記位置Aに対向しているときには、他方の 吸着ノズル23は下方に位置して基板5と対向するよう になっている。

【0022】位置Aにおいて、上記ピックアップノズル 17によって、一方の吸着ノズル23に半導体素子1が その素子形成菌を上方に向けた状態で受け渡されると、 上記反転進置19は矢印イで示すように180度ステッ プ式に回動駆動され、半導体素子1の素子形成面を下方 に向けた状態に反転させる。このことで上記半導体素子 40 1の集子形成面は基板5と向かいあわせられる。

【0023】半導体素子1がその素子形成面を下方に向 けた状態で位置決めされたならば、上記基板5はXY方。 向に駆動され、上記半導体素子1のパンプ3とそのパン プ3が接合される配線パターン6とが対向位置決され

【0024】そして、上記一方の吸着ノズル23は下方 向に突出駆動され、上記半導体素子1のバンプ3を上記 配線パターン6に貼付された異方性専範膜7に当損させ

7の上面は粘着力を有するので上記半導体素子1は基板 5に仮付けされる。

【0025】一方、上述の動作と並行して、上記ピック アップノズル17は、次に装着される半導体業子1を位 置Aに供給する。この半導体素子1は他方の吸着ノズル 23によって吸着保持され、上述の一方の吸着ノズル2 3 と同じ動作を行うことで、その半導体素子1を上記基 板5上の別の位置に換着する。

【0026】一方の吸着ノズル23と他方の吸着ノズル 2 3 がこのような動作を交互に繰り返すことで、上記基 板5には多数側の半導体索子1…が異方性導像膜7を介 して順次仮付けされる、このことで仮付け工程が終了す る。仮付け工程を終えた基板5は基板搬送装置12によ ってポンディングステージ1.1に搬送され、所定の位置 に位置決めされる。

[0027] このポンディングステージ11の上方に は、基板5に仮付けされた複数個の半導体素子1…を一 **結的にポンディングするポンディングヘッド25が上下** 移動自在に設けられている。このボンディングヘッド2 5の下端面は、平坦に形成され、複数側の半導体素子1 …を一度にポンディングすることができる大きさの加圧 而25 aとなっている。

【0028】 さらに、このポンディングヘッド25の下 器部内にはこのポンディングヘッドを加熱する加熱ヒー タ27が埋設されている。この加熱ヒータ27は制御部 2.8に接続され、この制御部2.8の出力信号によって作 助するようになっている。

【0029】また、上記ポンディングヘッド25の下端 部にはこのポンディングヘッド25の温度を測定する温 温度検知部30に接続され、上記ポンディングヘッド2 5内の温度が検知される。そして、この温度検知信号は 上記制御部28に入力されるようになっている。

【0030】すなわち、上記制御部28は、上記温度検 知部30から検知信号が入力されると、その検知信号に 基づいて上記加熱ヒータ27を作動させる。このことに より加熱ヒータ27は上記ポンディングヘッド25の下 郷部の温度を上記異方性薬物膜7を硬化させるのに最適 な温度、例えば190度に加熱保温する。

【0031】上記ポンディングヘッド25は下端部の温 度を190度に保った状態で、下方に駆動され、上記多 数個の半導体素子1…を上記基板5の方向に一定の圧力 で押し付ける。そして、臭方性導電膜?が硬化するのに 必要な時間、例えば30秒間この状態を保つ。このこと で上記異方性運輸機7は上記パンプ3と配線パターン6 とを重気的に接続した状態で硬化する。

【0032】30秒経過したならば、上記加熱ヒータ2 7による加熱は停止され、上記基根5および半導体素子 1…は自然冷却される。この間、上記ポンディングヘッ る。この状態で吸引力を解除すると、上記異方性導電膜 の ド25は上記半導体素子1…を上記基板5に押し付けた

*グ時間が短縮される。例えば、一つの基板に4つのIC

従来例と比較してみると以下のようになる。

とすると、ボンディング時間下は、

従来技術では、

(半導体素子1) を実現する場合のポンディング時間を

【0034】例えば、ICの搬送時間をa秒、基板のロ

- ド時間をb秒、アンロード時間をc秒、ICの位置会

わせ時間をd秒、ポンディングヘッドの上下動作時間を

e 秒とする。そして、異方性導電膜の硬化時間が30秒

4 , 3 .

0/ 0

· 54242521 (4)

状態を保っている。上記ポンディングヘッド25の温度 が約100度以下に下がったならば、ポンディングヘッ ド25は上昇駆動される。このことで、一つの基板に対 する多数個の半導体素子 1 …を一括的にポンディングす るポンディング工程が終了する。

【0033】このような構成によれば、異方性導電膜7 の硬化を一つ一つの半導体素子1について行うのではな く、多数個の半導体素子1…を基板5に一旦仮付けした 後に、一括的に硬化させるようにしたので、ポンディン*

 $T = (a \times 4) + b + c + (d \times 4) + (e \times 4) + (30 \times 4)$

本発明では、

 $T = (a \times 4) + (b \times 2) + (c \times 2) + (d \times 4) + (e \times 6) + 30$

その差は. 90-(b+c)-2×e (炒)

である。仮にb、cが共に5秒、cが1秒であるとする

 $90 - (5 + 5) - 2 \times 1 = 78$ (49)

本発明の方が従来の技術に比較して78秒も厚いという ことになる。

78/4=19,5(秒)となる。このことより、従来 に比べ本発明の半導体素子の実装方法はスループットが かなり高いといえる。

【0036】また、上述のような構成によれば、加熱に より異方性導호膜 7 を硬化させたのちに、ポンディング ヘッド25を直ぐに上昇駆動するのではなく、上記半導 体系子1および基板5の治療が所定の治療(100度以 下)に低下するまで加圧状態を保つようにしたので、冷 却により基板5と半導体楽于1の収縮量に差が生じて異 によって上記半導体素子 1 が基板 5 から浮き上がるのを 防止することができる。このことにより、バンプ3と配 線パターン6が離開して導電不良が生じることを有効に 防止することができる。なお、この発明は上記一定施例 に限定されるものではなく、発明の悪旨を変更しない範 囲で種々変形可能である。例えば、上記仮付けステージ 10とポンディングステージ11は一台の装置に組み込 まれていても良いし、別々の装置に設けられていても良 tr-

【0037】また、上記一実施例においては、異方性等 40 直膜 7 を硬化させた後に、一定時間加圧状態を保持する ようにしたが、異方性導電線7を硬化させた後に減ぐに ポンディングヘッド25を上昇させ、加圧状態を解除す るようにしても良い。

【0038】また、上紀異方性楽電膜7の硬化温度は1 9 0 度としたがこれは異方性導電膜7の特性により変化 するものである。また、この硬化時間も上記一実施例に おいては30秒としたが、この硬化時間も異方性導道膜 7の特性によって変化するものであり、例えば60秒と

【0039】さらに、上記一事類例においては加圧状態 を解除する温度を100度以下としたが、これは、その 時の外気の温度および基板 5 の余熱温度によって変更さ ns.

【0040】また、上記一実施例においては、半導体素 【0035】これを一つの半導体素子についてみれば、20 子1を基板5に仮付けするのに反転装置19を用いた が、このような反転装置19に窓定されるものではな く、要は半導体素子1を素子搭載面を下方に向けた状態 で某板5に仮付けできる構成の姿器であれば良い。

【0041】さらに、上記一実施例においては、複数の 半導体索子を一つ一つ反転させる反転装置19を用いた が、すべての半導体条子を一度に反転させ、上記基板に 一括的に使付けするような反転実器を用いてもない。

[0042]

【符号の説明】

【発明の効果】以上説明したように、この発明の半導体 方性導動膜7内に残留応力が発生しても、この残留応力 30 素子の実装方法は、複数個の半導体素子を上記基板の所 定の位置に異方性等電膜を介して仮付けした後に、上記 複数個の半導体業子を上記基板に一括的に加圧しかつ加 熱することで上記半導体業子のバンプと基板の配線バタ - ンとを意気的に接続させる。

【0043】このような構成によれば、複数の半導体素 子について異方性導電膜を硬化させる作業が一回ですむ ので、作業工程が簡終化されると共に、実装のスループ ットを高めることができる。


【図面の簡単な説明】 【図1】この発明の一実施例を示す概略構成図。

【図2】 異方性導電膜を用いた一般的なフリップチップ 方式の実装構造を示す側断而図。

1…半選集素子、5…基板、6…配線パターン、7…異 方性導電膜、10…仮付けステージ、11…ポンディン グステージ、19…反転装置、25…ポンディングヘッ ド、27…加熱ヒータ。

. 関平4-302444





(B)1)

[図2]